Laborator 8: Simularea sintezei circuitelor secvențiale

Conținutul laboratorului este disponibil la adresa: https://ocw.cs.pub.ro/courses/pl/lab/lab3. Laboratorul se va realiza folosind platforma lui Alin (https://alin1popa.github.io/logic-gates-labs/).

Verificarea funcționării circuitului basculant bistabil J-K Master Slave

CBB J-K MS funcționează conform ecuației : $Q^{n+1} = (J* !Q + !K*Q)^n$, unde n reprezintă perioada curentă a ceasului CLK, iar n+1 reprezintă perioada următoare a ceasului CLK. Semnalul CLK determină comutația la trecerea din valoarea logică 1 în valoarea logica 0. Semnalul CLR este activ în 0, este asincron și prioritar față de CLK și comanda Q = 0.

Semnificație notații : ! = NOT, * = AND, + = OR

CLR	CLK	J	K	Q^{n+1}	Funcția
0	X	X	X	0	Clear asincron
1	↓	0	0	Q^n	NOP- Q nu se schimbă
1	↓	0	1	0	RESET
1	↓	1	0	1	SET
1	↓	1	1	$!Q^n$	TOGGLE

Pași de urmat:

1. Se conectează intrările CLR, CLK, J și K la patru switch-uri de pe placa de intrări și ieșirile Q, !Q pe placa de ieșiri. Cele patru intrări vor fi pe poziția 0 și se va verifică faptul că Q = 0 și !Q = 1.
2. Se păstrează semnalul CLR pe poziția 1, se trece J = 1 și se comută CLK pe 1 și înapoi pe 0. Se constată că starea ieșirilor va fi Q = 1, !Q = 0, la revenirea ceasului CLK în valoarea 0. S-a verificat astfel funcția **SET sincronizat de CLK pe frontul negativ** ↓.
3. Se păstrează semnalul CLR pe poziția 1, se trec J = 0 și K = 1 și se comută CLK pe 1 și înapoi pe 0. Se constată ca starea ieșirilor va fi Q = 0, !Q = 1, la revenirea ceasului CLK în valoarea 0. S-a verificat astfel funcția **RESET sincronizat de CLK pe frontul negativ** ↓.
4. Se păstrează semnalul CLR pe poziția 1, se trec J = 1 și K = 1 și se comută CLK pe 1 și înapoi pe 0. Se constată că starea ieșirilor va comuta la fiecare revenire a ceasului CLK

în valoarea 0. S-a verificat astfel funcția **TOGGLE sincronizat de CLK pe frontul negativ ↓**.

Proiectarea unui numărător modulo 16 cu CBB J-K Master Slave.

Variabilele J, K vor fi implementate cu porți logice (opțional în funcție de timp).
Se vor utiliza cele 4 module J-K de pe placa.

Varianta 1:

a) Cele 4 intrări CLR vor fi conectate împreună la același switch de pe placa de intrări;
b) Cele 4 intrări CLK vor fi conectate împreună la ieșirea CLK de pe placa de intrări;
c) Intrările J, K vor fi generate astfel : : **$J_0 = K_0 = 1$, $J_1 = K_1 = Q_0$, $J_2 = K_2 = Q_0 * Q_1$ și $J_3 = K_3 = Q_0 * Q_1 * Q_2$ (se vor utiliza porți NAND și inversoare)**
d) Ieșirile Q_0, Q_1, Q_2, Q_3 se vor conecta la un afișor cu 7 segmente astfel: **Q_0 → A, Q_1 → B, Q_2 → C, Q_3 → D.**

Varianta 2:

a) Cele 4 intrări CLR vor fi conectate împreună la același switch de pe placa de intrări;
b) Cele 2 intrări CLK ale modulului **Q_0 și Q_1** vor fi conectate împreună la ieșirea CLK de pe placa de intrări; Cele 2 intrări CLK ale modulului **Q_2 și Q_3** vor fi conectate împreună la ieșirea **Q_1** a primului modul CBB J-K;
c) Intrările J, K vor fi generate astfel : **$J_0 = K_0 = 1$, $J_1 = K_1 = Q_0$, $J_2 = K_2 = 1$ și $J_3 = K_3 = Q_2$**
d) Ieșirile Q_0, Q_1, Q_2, Q_3 se vor conecta la un afișor cu 7 segmente astfel: **Q_0 → A, Q_1 → B, Q_2 → C, Q_3 → D.**

Pași de urmat:

1. Inițial **CLR = 0** și se verifică starea **0** a numărătorului
2. Se trece **CLR = 1** și se comută semnalul CLK din 0 în 1 și înapoi din 1 în 0. La fiecare comutare a lui CLK se va verifica incrementarea stării numărătorului și revenirea în starea 0 după 16 impulsuri CLK.

NOTĂ: Semnalul CLK va fi preluat de pe placa de intrări configurându-se la frecvența minimă!

Verificarea funcționării circuitului basculant bistabil de tip D

CBB D funcționează conform ecuatiei : $Q^{n+1} = D^n$, unde n reprezintă perioada curentă a ceasului CLK, iar n+1 reprezintă perioada următoare a ceasului CLK.
Semnalul CLK determină comutația la trecerea din valoarea logică 0 în valoarea logică 1.
Semnalul EN (Output Enable) este activ în 0 și activează cele 8 ieșiri.
Dacă EN=1 toate ieșirile Q_i = Z, valoare nedeminabilă (deconectate sau mascate).

EN	CLK	D_i	Q_i
1	X	X	Z
0	↑	0/1	0/1

Pași de urmat:

1. Se conectează intrările EN,CLK la două switch-uri de pe placa de intrări care vor fi inițial la valoarea 1 și ieșirile Q_i la 8 led-uri, în ordine, pe placa de ieșiri.
2. Se pune semnalul EN pe poziția 0.
3. Se configurează două seturi de valori pentru intrările Di.

EN	CLK	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	**HEXA**
0	↑	0	1	0	1	0	1	0	1	55
0	↑	0	0	0	0	1	1	1	1	0F

Pentru fiecare configurație a intrărilor, se comută CLK. La revenirea ceasului CLK în valoarea 1, se va verifica funcția LOAD sincronizat de CLK pe frontul pozitiv ↑.

Verificarea funcționării numărătorului 74HC193

Numărătorul funcționează conform tabelului:

Modul de operare	**Intrări**								**Ieșiri**			
	CLR	Load	Up	Down	D_0	D_1	D_2	D_3	Q_0	Q_1	Q_2	Q_3
Reset (Clear)	1	X	X	X	X	X	X	X	0	0	0	0
Încărcare paralelă	0	0	1	1	0/1	0/1	0/1	0/1	0/1	0/1	0/1	0/1
Count up	0	1	↑	1	X	X	X	X	Numărare incrementală			
Count down	0	1	1	↑	X	X	X	X	Numărare decremetală			

Pași de urmat:

1. Se vor verifica succesiv toate modurile de operare prezentate în tabelă, observând că semnalele de intrare RESET și CLEAR sunt asincrone în raport cu ceasul. CLR este activ în 1, iar LOAD este activ în 0. Pentru numărare în sens crescător (Count Up) este necesar ca Up = ↑ și DOWN = 1, iar pentru numărare în sens descrescător (Count Down) este necesar ca Up = 1 și DOWN = ↑.
   NOTĂ: Semnalele de ceas notate în tabelă cu ↑ vor fi preluate alternativ de pe placa de intrări de la CLK cu frecvență minimă.
2. Se va implementa un numărător **modulo 13** folosind placa cu porți logice. Semnalul LOAD al numărătorului se va obține din următoarea expresie logică !Load = !(Q_3 * Q_2 * !Q_1 * Q_0). Ieșirile din expresie se introduc într-un modul NAND cu patru intrări.

Verificarea funcționării numărătorului decadic 74HC190

Numărătorul funcționează conform tabelului:

Modul de operare	Intrări					Ieșiri
	Load	U/D	CE	CLK	D_i	Q_i
Încărcare paralelă	0	X	X	X	0/1	0/1
Count up	1	0	0	↑	X	Numărare incrementală
Count down	1	1	0	↑	X	Numărare decrementală
No operation	1	X	1	X	X	Nu se schimbă starea

Pași de urmat:

1. Se vor verifica succesiv toate modurile de operare prezentate în tabelă, observând că semnalul de intrare Load este asincron în raport cu ceasul.
   NOTĂ: Load este activ în 0. Pentru numărare în sens crescător, este necesar ca semnalul U/D = 0, iar pentru numărătoare în sens descrescător, U/D = 1.
2. Se va realiza un numărător modulo 160 cu cele două numărătoare 74HC193 (cifra unităților hexazecimale) și 74HC190 (cifra zecilor decadice). Pentru aceasta, se vor configura ambele numărătoare să funcționeze **incremental**, iar **ceasul modulului 74HC190 va fi conectat la ieșirea Carry a modulului 74HC193**.
   NOTĂ: Semnalele de ceas notate în tabelă cu ↑ vor fi preluate de pe placa de intrări de la CLK cu frecvență minimă.

Verificarea funcționării registrului universal de 4 biți

Registrul prezintă toate funcțiile necesare pentru realizarea operațiilor de:

- ștergere conținut
- încărcare paralelă
- deplasare serială dreapta (shift right)
- deplasare serială stânga (shift left)

În tabelă sunt prezentate funcțiile și modul lor de implementare:

Modul de operare	**Intrări**							**Ieșiri**			
	CLK	EN(CLR)	S_1	S_0	D_{SR}	D_{SL}	D_i	Q_0	Q_1	Q_2	Q_3
Reset (Clear)	X	0	X	X	X	X	X	0	0	0	0
No operation	X	1	0	0	X	X	X	Q_0	Q_1	Q_2	Q_3
Deplasare stânga	↑	1	1	0	X	0/1	X	Q_1	Q_2	Q_3	D_{SL}
Deplasare dreapta	↑	1	0	1	0/1	X	X	D_{SR}	Q_0	Q_1	Q_2
Încărcare paralelă	↑	1	1	1	X	X	D_i	D_0	D_1	D_2	D_3

Pași de urmat:

1. Se vor verifica succesiv toate modurile de operare prezentate în tabelă.
2. Se va verifica funcționarea în inel a registrului. Pentru aceasta:
    a. se vor conecta intrarea D_{SR} la ieșirea Q_3 și intrarea D_{SL} la ieșirea Q_0
    b. se încarcă paralel registrul cu valoarea 7:{Q_0, Q_1, Q_2, Q_3} = {1, 1, 1, 0}
    c. se configurează intrările $S_1 = 0$ și $S_0 = 1$ pentru deplasare dreapta și se analizează evoluția de tip permutare circulară în sens orar:

$$1110 \rightarrow 0111 \rightarrow 1011 \rightarrow 1101$$
$$\uparrow_____|$$

    d. se configurează intrările $S_1 = 1$ și $S_0 = 0$ pentru deplasare stânga și se analizează evoluția de tip permutare circulară în sens orar:

$$1110 \rightarrow 0111 \rightarrow 1011 \rightarrow 1101$$
$$|_____\uparrow$$